Application encoder and absolute value signal generation method

Codeur d'application et procede de generation de signaux en valeur absolue

Abstract

Codeur absolu qui comporte une première mémoire (23) destinée à la mise en mémoire d'un signal en valeur absolue produit à un cycle constant par un générateur (6) de signaux en valeur absolue, une seconde mémoire destinée à la mise en mémoire d'un signal en valeur absolue produit plus tôt, par un cycle, que le signal en valeur absolue entré dans la première mémoire (23), un calculateur de comparaison (25) destiné à la comparaison du signal en valeur absolue mémorisé dans la première mémoire (23) et du signal en valeur absolue produit plus tôt, par un cycle, et mémorisé dans la seconde mémoire (24) de manière à calculer la différence entre eux, un processeur de division (26) servant à diviser la différence en deux portions égales, et un générateur (27) de signal en valeur absolue d'interpolation servant à lire un signal en valeur absolue produit plus tôt par un cycle et à ajouter / soustraire de manière graduelle la différence divisée. Par conséquent, il est possible d'obtenir un codeur absolu et un procédé de génération de signaux en valeur absolue capables de produire un signal en valeur absolue d'interpolation continu ne dépendant pas du cycle de génération de valeur absolue, le cycle de commande d'un dispositif de commande de moteur, ou un procédé de transmission.
An absolute encoder includes a first memory (23) for storing an absolute value signal generated at a constant cycle by an absolute value signal generator (6), a second memory (24) for storing an absolute value signal generated earlier by one cycle than the absolute value signal input to the first memory (23), a comparison calculator (25) for comparing the absolute value signal stored in the first memory (23) and the absolute value signal generated earlier by one cycle and stored in the second memory (24) so as to calculate the difference between them, a division processor (26) for dividing the difference into two equal portions, and an interpolation absolute value signal generator (27) for reading an absolute value signal generated earlier by one cycle and stepwise adding/subtracting the divided difference. Thus, it is possible to provide an absolute encoder and an absolute value signal generation method capable of generating a continuous interpolation absolute value signal not depending on the absolute value generation cycle, the control cycle of a motor control device, or a transmission method.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (3)

    Publication numberPublication dateAssigneeTitle
    JP-H05133764-AMay 28, 1993S G:Kk, 株式会社エスジー位置検出装置
    JP-S63177278-AJuly 21, 1988Hitachi Electronics Eng Co Ltd, Hitachi Ltd, Railway Technical Res InstLinear interpolation circuit
    WO-0005553-A1February 03, 2000Kabushiki Kaisha Yaskawa DenkiCodeur absolu

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle